HEVC 4X4 INTRA PREDICTION HARDWARE DEVICE

For the intra prediction of an HEVC (High Efficiency Video Coding) 4x4 block unit, a 4x4 intra prediction logic is provided, comprising: an interpolation logic for generating an interpolated reference pixel to be used for the intra prediction of a 4x4 block unit, by using a reference pixel disposed on a block adjacent to a current 4x4 block to be subject to prediction; and a SAD logic for receiving the input of an original pixel of the current 4x4 block and the interpolated reference pixel output from the interpolation logic, and calculating a SAD (sum of absolute difference) for each intra prediction mode. Here, the SAD logic shares a SAD unit logic for a plurality of angular modes which have the same interpolation operation expression from among intra prediction modes, in order for the same SAD unit logic to be allocated. Pour l'intraprédiction d'une unité de bloc 4x4 HEVC (codage vidéo haute efficacité), une logique d'intraprédiction comprend : une logique d'interpolation pour générer un pixel de référence interpolé devant être utilisé pour l'intraprédiction d'une unité de bloc 4x4, au moyen d'un pixel de référence placé sur un bloc adjacent à un bloc 4x4 actuel devant être soumis à prédiction ; et une logique SAD pour recevoir l'entrée d'un pixel original du bloc 4x4 actuel et la sortie du pixel de référence interpolé, de la logique d'interpolation, et calculer une SAD (somme des différences absolues) pour chaque mode d'intraprédiction. La logique SAD partage une logique d'unité SAD pour une pluralité de modes angulaires ayant la même expression d'opération d'interpolation parmi des modes d'intraprédiction, de sorte que la même logique d'unité SAD soit attribuée. HEVC(High Efficiency Video Coding)의 4x4 블록 단위의 인트라 예측을 위해, 예측이 수행될 현재 4x4 블록의 주변 블록에 위치하는 참조 픽셀(reference pixel)을 이용하여 4x4 블록 단위의 인트라 예측에 이용될 보간된 참조 픽셀을 생성하기 위한 보간 로직(interpolation logic); 및 상기 현재 4x4 블록의 원본 픽셀(original pixel)과 상기 보간 로직으로부터 출력된 상기 보간된 참조 픽셀을 입력받아, 인트라 예측 모드 별 SAD(sum of absolute difference) 연산을 수행하는 SAD 로직(SAD logic)을 포함하는 4x4 인트라 예측 로직이 제공된다. 여기서, 상기 SAD 로직은, 인트라 예측 모드 중 보간 연산식이 동일한 복수의 앵귤러 모드(angular mode)에 대해서는 동일한 SAD 단위 로직이 할당되도록 상기 SAD 단위 로직을 공유한다.