MULTIPROCESSOR PIPELINE ARCHITECTURE

A multiprocessor pipeline architecture that converts signals from sequencing sample acquisition into sequence data, comprising: a custom coprocessor card configured to directly receive a stream of serialized sensor data generated by an image sensor, wherein the sensor data represents frame-by-frame intensity values for pixels comprising the image sensor; a first coprocessor that continually receives the stream of serialized sensor data and transposes the frame-by-frame intensity values into reaction cell chunks; a buffer that repeatedly receives the reaction cell chunks and stores in contiguous memory locations the reaction cell chunks for each respective reaction cell over a larger predetermined time window to create larger reaction cell chunks; and a plurality of second coprocessors that retrieve the larger reaction cell chunks from the buffer and convert, in parallel, the pixel intensity values into base-by-base sequence data. L'invention concerne une architecture pipeline de multiprocesseur qui convertit des signaux issus d'un échantillonnage séquentiel en des données de séquence, comprenant : une carte de coprocesseur personnalisée configurée pour recevoir directement un flux de données de capteur sérialisées générées par un capteur d'image, les données de capteur représentant trame par trame des valeurs d'intensité pour des pixels comprenant le capteur d'image; un premier coprocesseur qui reçoit en continu le flux de données de capteur sérialisées et transpose les valeurs d'intensité trame par trame dans des blocs de cellule de réaction; une mémoire tampon qui reçoit de manière répétée les blocs de cellule de réaction et stocke dans des emplacements de mémoire contigus de la cellule de réaction les blocs de cellule de réaction pour chaque cellule de réaction respective dans une fenêtre de temps prédéterminée supérieure de façon à créer des blocs de cellules de réaction plus grands; et une pluralité de seconds coprocesseurs qui récupèrent les blocs de cellule de réaction plus grands à partir la mémoire tampon et convertissent, en parallèle, les valeurs d'intensité de pixels en des données de séquence de base à base.