RESERVATION STATION CIRCUIT FOR EXECUTION OF LOOP INSTRUCTIONS BY OUT-OF-ORDER PROCESSOR, ΑΝD RELATED METHOD, AND COMPUTER-READABLE MEDIA

Providing lower-overhead management of dataflow execution of loop instructions by out-of-order processors (OOPs), and related circuits, methods, and computer-readable media are disclosed. In one aspect, a reservation station circuit including multiple reservation station segments, each storing a loo...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: YEN, Kevin, Weikong, CHATHA, Karamvir, Singh, DANIELS, John, Paul, ARVELO, Eladio, Clemente, CHAUHAN, Ramesh, Chandra, HOWARD, Michael, Alexander, PEREZ, Francisco, Miranda, OH, Rick, Seokyong
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Providing lower-overhead management of dataflow execution of loop instructions by out-of-order processors (OOPs), and related circuits, methods, and computer-readable media are disclosed. In one aspect, a reservation station circuit including multiple reservation station segments, each storing a loop instruction of a computer program loop is provided. Each reservation station segment also stores an instruction execution credit indicator indicative of whether the corresponding loop instruction may be provided for dataflow execution. The reservation station circuit further includes a dataflow monitor providing an entry for each loop instruction, each entry comprising a consumer count indicator and a reservation station (RS) tag count indicator. The dataflow monitor is configured to determine whether all consumer instructions of a loop instruction have executed based on the consumer count indicator and the RS tag count indicator for the loop instruction. If so, the dataflow monitor issues an instruction execution credit to the loop instruction. L'invention concerne la gestion d'un surdébit plus faible de l'exécution de flux de données d'instructions de boucle par des processeurs non ordonnés (OOP), ainsi que des circuits, des procédés et des supports lisibles par ordinateur connexes. Selon un aspect de l'invention, un circuit de station tampon comprend plusieurs segments de station tampon, mémorisant chacun une instruction de boucle d'une boucle de programme d'ordinateur. Chaque segment de station tampon mémorise également un indicateur de crédit d'exécution d'instruction indiquant si l'instruction de boucle correspondante peut être fournie pour l'exécution de flux de données. Le circuit de station tampon comporte en outre un moniteur de flux de données fournissant une entrée pour chaque instruction de boucle, chaque entrée incluant un indicateur de comptage de consommateur et un indicateur de comptage d'étiquette de station tampon (indicateur de comptage d'étiquette de RS). Le moniteur de flux de données est conçu pour déterminer si toutes les instructions de consommateur d'une instruction de boucle ont été exécutées sur la base de l'indicateur de comptage de consommateur et de l'indicateur de comptage d'étiquette de RS pour l'instruction de boucle. Si tel est le cas, le moniteur de flux de données émet un crédit d'exécution d'instruction relatif à l'instruction de boucle.