LOW-PIN MICROCONTROLLER DEVICE WITH MULTIPLE INDEPENDENT MICROCONTROLLERS

A microcontroller device has a housing with a plurality of external pins having a plurality of input/output pins, a first microcontroller with a first central processing unit (CPU), a first system bus coupled with the first CPU, first memory coupled with the first system bus, and a first plurality o...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: DUMAIS, Alex, TOLLEFSON, Jason, WILKIE, Calum, WOJEWODA, Igor, MICKEY, Dave, FALL, Brian, KRIS, Bryan, CATHERWOOD, Mike, SPOHRER, Thomas
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:A microcontroller device has a housing with a plurality of external pins having a plurality of input/output pins, a first microcontroller with a first central processing unit (CPU), a first system bus coupled with the first CPU, first memory coupled with the first system bus, and a first plurality of peripheral devices coupled with the first system bus, a second microcontroller with a second central processing unit (CPU), a second system bus coupled with the second CPU, second memory coupled with the second system bus, and a second plurality of peripheral devices coupled with the second system bus, and a pad ownership multiplexer unit being controllable to assign control of the input/output pins to either the first microcontroller or the second microcontroller, wherein the number of external pins is less than the sum of a data bus width of the first and second microcontroller. Un dispositif à microcontrôleurs comprend : un logement pourvu d'une pluralité de broches externes, parmi lesquelles une pluralité de broches d'entrée/sortie ; un premier microcontrôleur comportant une première unité centrale de traitement (UCT), un premier bus de système couplé à la première UCT, une première mémoire couplée au premier bus de système et une première pluralité de dispositifs périphériques couplés au premier bus de système ; un second microcontrôleur comportant une seconde unité centrale de traitement (UCT), un second bus de système couplé à la seconde UCT, une seconde mémoire couplée au second bus de système et une seconde pluralité de dispositifs périphériques couplés au second bus de système ; et une unité de multiplexeur de propriété de plage de connexion pouvant être commandée de façon à attribuer une commande des broches d'entrée/sortie au premier ou au second microcontrôleur. Le nombre de broches externes est inférieur à la somme d'une largeur de bus de données des premier et second microcontrôleurs.