SOLAR CELL ELEMENT AND METHOD FOR MANUFACTURING SAME

A solar cell element according to an embodiment of the present invention is provided with: a semiconductor substrate having a first surface, and a second surface located on the opposite side from the first surface; a passivation film disposed on the second surface of the semiconductor substrate; first electrodes in contact with the semiconductor substrate in a state of penetrating the passivation film at a plurality of positions; a second electrode disposed in a straight line on the semiconductor substrate, on the passivation film or in a state of penetrating the passivation film, at a location that does not overlap with the first electrodes in plan view; and a third electrode covering the passivation film, the first electrodes, and a part of the second electrode so as to be in contact with the first electrodes and the second electrode. The electrical resistance of the first electrodes is smaller than that of the third electrode. La présente invention concerne, selon un mode de réalisation, un élément de cellule solaire comprenant : un substrat semi-conducteur présentant une première surface et une seconde surface située à l'opposé de la première surface; un film de passivation disposé sur la seconde surface du substrat semi-conducteur; des premières électrodes en contact avec le substrat semi-conducteur dans un état de pénétration dans le film de passivation au niveau d'une pluralité de positions; une deuxième électrode disposée en ligne droite sur le substrat semi-conducteur, sur le film de passivation ou dans un état de pénétration dans le film de passivation, à un emplacement qui ne chevauche pas les premières électrodes en vue plane; et une troisième électrode couvrant le film de passivation, les premières électrodes et une partie de la deuxième électrode de manière à être en contact avec les premières électrodes et la deuxième électrode. La résistance électrique des premières électrodes est inférieure à celle de la troisième électrode. 本発明の一形態に係る太陽電池素子は、第１面および該第１面の反対側に位置する第２面を有する半導体基板と、該半導体基板の前記第２面に配置されているパッシベーション膜と、該パッシベーション膜を多数箇所で貫通した状態で前記半導体基板に接している第１電極と、平面視して該第１電極に重ならない位置で、前記パッシベーション膜の上に、または前記パッシベーション膜を貫通した状態で、前記半導体基板の上に直線状に配置されている第２電極と、該第２電極の一部、前記パッシベーション膜および前記第１電極のそれぞれを覆っているとともに、前記第１電極および前記第２電極のそれぞれに接している第３電極と、を備え、前記第１電極の電気抵抗率が前記第３電極の電気抵抗率よりも小さい。