SCANNABLE MEMORIES WITH ROBUST CLOCKING METHODOLOGY TO PREVENT INADVERTENT READS OR WRITES

An example scannable register file includes a plurality of memory cells and, a shift phase of a scan test shifts data bits from a scan input through the plurality of memory cells to a scan output. The shifting can be performed by, on each clock cycle, reading one of the plurality of memory cells to supply the scan out and writing one of the plurality of memory cells with the data bit on a scan input. To perform sequential reads and writes on each clock cycle, the scannable register can generate a write clock that, during the shift phase, is inverted from the clock used for functional operation. The write clock is generated without glitches so that unintended writes do not occur. Scannable register files can be integrated with scan-based testing (e.g., using automatic test pattern generation) of other modules in an integrated circuit. Un fichier de registre balayable donné à titre d'exemple comprend une pluralité de cellules de mémoire et, une phase de décalage d'un test de balayage décale des bits de données d'une entrée de balayage à une sortie de balayage à travers la pluralité de cellules de mémoire. Le décalage peut être réalisé, à chaque cycle d'horloge, par la lecture d'une seule cellule de mémoire parmi la pluralité de cellules de mémoire afin d'alimenter la sortie de balayage et par une écriture d'une seule cellule de mémoire parmi la pluralité de cellules de mémoire avec le bit de données sur une entrée de balayage. Pour réaliser des lectures et des écritures séquentielles à chaque cycle d'horloge, le registre balayable peut générer une horloge d'écriture qui, durant la phase de décalage, est inversée à partir de l'horloge utilisée pour une opération fonctionnelle. L'horloge d'écriture est générée sans impulsions transitoires de sorte qu'il ne se produit pas d'écritures non voulues. Des fichiers de registre balayables peuvent être intégrés avec un test à base de balayages (par exemple, à l'aide d'une génération automatique de motifs de test) d'autres modules dans un circuit intégré.