BREAKDOWN ANALYSIS OF GEOMETRY INDUCED OVERLAY AND UTILIZATION OF BREAKDOWN ANALYSIS FOR IMPROVED OVERLAY CONTROL

Systems and methods for providing improved measurements and predictions of geometry induced overlay errors are disclosed. Information regarding variations of overlay errors is obtained and analyzed to improve semiconductor processes as well as lithography patterning. In some embodiments, a cascading analysis process is utilized to breakdown the wafer geometry induced overlay into various components. The breakdown analysis may also be utilized to determine effectiveness factors for the various components, which in turn may improve the prediction accuracy of the impact of wafer geometry on wafer overlay. Furthermore, the measurements and/or predictions of the wafer geometry induced overlay errors may be utilized to provide overlay monitoring and correction solutions. L'invention concerne des systèmes et des procédés destinés à fournir des mesures et des prédictions améliorées des erreurs liées à la superposition induite par la géométrie. Des informations concernant les variations d'erreurs de superposition sont obtenues et analysées afin d'améliorer les traitements de semi-conducteurs ainsi que la formation de motifs par lithographie. Dans certains modes de réalisation, un processus d'analyse en cascade est utilisé pour décomposer la superposition induite par la géométrie des plaquettes dans divers composants. L'analyse de par décomposition peut également être utilisée afin de déterminer certains facteurs d'efficacité concernant les divers composants, ceux-ci permettant quant à eux d'améliorer la précision de prédiction de l'impact de la géométrie de des plaquettes sur la superposition des plaquettes. Les mesures et/ou les prédictions des erreurs de superposition induits par la géométrie des plaquettes peuvent être utilisées pour fournir des solutions de suivi et de correction des superpositions.