A MONITORING UNIT AS WELL AS METHOD FOR PREDICTING ABNORMAL OPERATION OF TIME-TRIGGERED COMPUTER SYSTEMS

The invention relates to a time-triggered computer system (800) that involves [i] a Main Processor (801) that has been designed to run one or more tasks according to one or more predetermined task schedules, only one of which, the "active task schedule", will be active at any point in time; [ii] a Monitor Processor (802) that has been designed to determine whether the Main Processor (801) is about to execute a task that is not in accordance with the active task schedule; [iii] a Communication Link (803) for passing information about future task executions between the Main Processor (801) and the Monitor Processor (802); and [iv] a Control Mechanism (comprising a System Control output (805), and / or a Communication Link B (806), and / or a Reset Link (807)) by means of which the Monitor Processor can halt or reset the Main Processor and take other corrective actions involving devices to which the computer system is connected, if the Monitor Processor determines that the Main Processor is about to execute a task that is not in accordance with the active schedule. L'invention concerne un système informatique (800) à déclenchement temporel qui comporte [i] un processeur principal (801) qui a été conçu pour exécuter une ou plusieurs tâches selon une ou plusieurs planifications de tâches prédéfinies, dont une seule, la « planification de tâche active », sera active à n'importe quel moment dans le temps; [ii] un processeur de surveillance (802) qui a été conçu pour déterminer si le processeur principal (801) est sur le point d'exécuter une tâche qui n'est pas conforme à la planification de tâche active; [iii] une liaison de communication (803) afin de faire passer des informations concernant des exécutions de tâches futures entre le processeur principal (801) et le processeur de surveillance (802); et [iv] un mécanisme de commande (comprenant une sortie (805) de système de commande et/ou une liaison de communication B (806) et/ou une liaison de réinitialisation (807)) au moyen duquel le processeur de surveillance peut arrêter ou remettre à zéro le processeur principal et prendre d'autres actions correctives mettant en jeu des dispositifs auxquels le système informatique est connecté, si le processeur de surveillance détermine que le processeur principal est sur le point d'exécuter une tâche qui n'est pas conforme à la planification active.