MULTI-CORE NETWORK PROCESSOR INTERCONNECT WITH MULTI-NODE CONNECTION

According to at least one example embodiment, a method of data coherence is employed within a multi-chip system to enforce cache coherence between chip devices of the multi-node system. According at least one example embodiment, a message is received by a first chip device of the multiple chip devices from a second chip device of the multiple chip devices. The message triggers invalidation of one or more copies, if any, of a data block. The data block stored in a memory attached to, or residing in, the first chip device. Upon determining that one or more remote copies of the data block are stored in one or more other chip devices, other than the first chip device, the first chip device sends one or more invalidation requests to the one or more other chip devices for invalidating the one or more remote copies of the data block. Selon au moins un mode de réalisation à titre d'exemple, un procédé de cohérence de données est employé à l'intérieur d'un système multi-puce pour mettre en œuvre une cohérence de mémoire cache entre des dispositifs de puce du système multi-nœud. Selon au moins un mode de réalisation à titre d'exemple, un message est reçu par un premier dispositif de puce des multiples dispositifs de puce en provenance d'un second dispositif de puce des multiples dispositifs de puce. Le message déclenche l'invalidation d'une ou plusieurs copies, le cas échéant, d'un bloc de données. Le bloc de données est stocké dans une mémoire fixée à, ou résidant dans, le premier dispositif de puce. Lors de la détermination qu'une ou plusieurs copies à distance du bloc de données sont stockées dans un ou plusieurs autres dispositifs de puce, autres que le premier dispositif de puce, le premier dispositif de puce envoie une ou plusieurs requêtes d'invalidation à le ou les autres dispositifs de puce pour invalider la ou les copies à distance du bloc de données.