A METHOD, APPARATUS AND SYSTEM FOR DYNAMICALLY CONTROLLING AN ADDRESSING MODE FOR A CACHE MEMORY

In an embodiment, a first portion of a cache memory is associated with a first core. This first cache memory portion is of a distributed cache memory, and may be dynamically controlled to be one of a private cache memory for the first core and a shared cache memory shared by a plurality of cores (in...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: WANG, KEBING, BIAN, ZHAOJUAN, ZHOU, WEI, WANG, ZHIHONG
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:In an embodiment, a first portion of a cache memory is associated with a first core. This first cache memory portion is of a distributed cache memory, and may be dynamically controlled to be one of a private cache memory for the first core and a shared cache memory shared by a plurality of cores (including the first core) according to an addressing mode, which itself is dynamically controllable. Other embodiments are described and claimed. Dans un mode de réalisation, une première partie d'une mémoire cache est associée à un premier noyau. Cette première partie de mémoire cache appartient à une mémoire cache répartie, et peut être commandée dynamiquement pour être l'une d'une mémoire cache privée pour le premier noyau et d'une mémoire cache partagée qui est partagée par une pluralité de noyaux (y compris le premier noyau) conformément à un mode d'adressage, qui peut lui-même être commandé dynamiquement. D'autres modes de réalisation sont décrits et revendiqués.