HYBRID ARCHITECTURE FOR SIGNAL PROCESSING

Systems and methods of configuring a programmable integrated circuit. An array of signal processing accelerators (SPAs) is included in the programmable integrated circuit. The array of SPAs is separate from a field programmable gate array (FPGA), and the array of SPAs is configured to receive input data from the FPGA and is programmable to perform at least a filtering function on the input data to obtain output data. L'invention concerne des systèmes et des procédés servant à configurer un circuit intégré programmable. Une matrice d'accélérateurs de traitement de signal (SPA) est incluse dans le circuit intégré programmable. La matrice de SPA est séparée d'une matrice prédiffusée programmable par l'utilisateur (FPGA), et la matrice de SPA est configurée pour recevoir des données d'entrée provenant de la FPGA et est programmée pour exercer au moins une fonction de filtrage sur les données d'entrée pour obtenir des données de sortie.