USING DUAL PHYS TO SUPPORT MULTIPLE PCIE LINK WIDTHS

Systems described herein enable PCIe device components to be used with multiple PCIe topologies and with host systems of varying configurations. In some cases, a number of varying PHYs and PCIe cores are utilized to increase the number of applications and/or specifications that may be satisfied with a host interface design. Further, some systems described herein may include a number of synchronizers, clock multiplier units, and selectors to create a hsot interface that can be configured for a number of applications. Despite increasing the flexibility of the usage of systems disclosed herein, costs can be reduced by using the systems of the present disclosure for PCIe based devices. L'invention concerne des systèmes qui permettent d'utiliser des composants de dispositif PCIe avec de multiples topologies PCIe et avec des systèmes hôte de configurations variées. Dans certains cas, un certain nombre de noyaux PHY et PCIe variés sont utilisés pour augmenter le nombre d'applications et/ou de spécifications qui peuvent être satisfaites par une conception d'interface hôte. En outre, certains systèmes décrits ici peuvent comprendre un certain nombre de synchroniseurs, des unités de multiplication d'horloge, et des sélecteurs pour créer une interface hôte qui peut être configurée pour un certain nombre d'applications. En dépit de l'augmentation de la flexibilité de l'utilisation de systèmes divulgués ici, les coûts peuvent être réduits en utilisant les systèmes de la présente invention pour des dispositifs à base de PCIe.