A CACHE ALLOCATION SCHEME OPTIMIZED FOR BROWSING APPLICATIONS

Methods and systems for cache allocation schemes optimized for browsing applications. A memory controller includes a memory cache for reducing the number of requests that access off-chip memory. When an idle screen use case is detected, the frame buffer is allocated to the memory cache using a sequential allocation mode. Pixels are allocated to indexes of a given way in a sequential fashion, and then each way is accessed in a sequential fashion. When a given way is being accessed, the other ways of the memory cache are put into retention mode to reduce the leakage power. La présente invention concerne des procédés et des systèmes d'attribution de mémoire cache optimisés pour les applications de navigation. Un dispositif de commande de mémoire inclut une mémoire cache destinée à réduire le nombre de requêtes accédant à la mémoire hors puce. Lorsqu'un cas d'utilisation d'écran inactif est détecté, la mémoire tampon de trames est attribuée à la mémoire cache en utilisant un mode d'attribution séquentiel. Les pixels sont attribués à des index d'une voie donnée et de façon séquentielle, et l'on accède alors à chaque voie de façon séquentielle. Lorsqu'une voie donnée est en cours d'accès, les autres voies de la mémoire cache sont placées en mode de rétention afin de réduire la puissance de fuite.