DUAL BOOT SYSTEM WITH MEMORY AREA SWAPPING MECHANISM

A central processing unit with dual boot capabilities is disclosed comprising an instruction memory further comprising a first and second memory area which are configured to be individually programmable, wherein first and second memory area can be assigned to an active memory from which instructions are executed and an inactive memory, respectively. The instruction set for the central processing unit comprises a dedicated instruction that allows to perform a swap from the an active memory area to an inactive memory area, wherein the swap is performed by executing the dedicated instruction in the active memory followed by a program flow change instruction in the active memory, whereupon the inactive memory becomes the new active memory and the active memory becomes the new inactive memory and execution of instructions continues in the new active memory. L'invention concerne une unité centrale de traitement ayant des capacités d'amorçage double, laquelle unité centrale de traitement comprend une mémoire d'instruction comprenant en outre une première et une seconde zone de mémoire qui sont configurées pour pouvoir être programmées individuellement, les première et seconde zones de mémoire pouvant être affectées à une mémoire active à partir de laquelle des instructions sont exécutées et à une mémoire inactive, respectivement. L'ensemble d'instructions pour l'unité centrale de traitement comprend une instruction dédiée qui permet de réaliser une permutation de la zone de mémoire active à une zone de mémoire inactive, la permutation étant réalisée par exécution de l'instruction dédiée dans la mémoire active suivie par une instruction de changement de flux de programme dans la mémoire active, après quoi la mémoire inactive devient la nouvelle mémoire active et la mémoire active devient la nouvelle mémoire inactive et l'exécution d'instructions continue dans la nouvelle mémoire active.