SIMULTANEOUS AND SELECTIVE WIDE GAP PARTITIONING OF VIA STRUCTURES USING PLATING RESIST

A multilayer printed circuit board is provided having a first dielectric layer and a first plating resist selectively positioned in the first dielectric layer. A second plating resist may be selectively positioned in the first dielectric layer or a second dielectric layer, the second plating resist separate from the first plating resist. A through hole extends through the first dielectric layer, the first plating resist, and the second plating resist. An interior surface of the through hole is plated with a conductive material except along a length between the first plating resist and the second plating resist. This forms a partitioned plated through hole having a first via segment electrically isolated from a second via segment. L'invention concerne une carte de circuits-imprimés multicouche présentant une première couche diélectrique et un premier résist contre le placage sélectivement positionné dans la première couche diélectrique. Un second résist contre le placage peut être sélectivement positionné dans la première couche diélectrique ou une seconde couche diélectrique, le second résist contre le placage étant séparé du premier résist contre le placage. Un trou traversant s'étend dans la première couche diélectrique, le premier résist contre le placage, et le second résist contre le placage. Une surface intérieure du trou traversant est plaquée d'un matériau conducteur hormis sur une longueur entre le premier résist contre le placage et le second résist contre le placage. Ceci forme un trou traversant plaqué découpé présentant un premier segment d'interconnexion électriquement isolé d'un second segment d'interconnexion.