INTEGRATED CIRCUIT FLOORPLAN FOR COMPACT CLOCK DISTRIBUTION

An integrated circuit includes core logic and a plurality of interface blocks disposed about a periphery of the core logic. A plurality of input or output (I/O) circuits is assigned to one of the plurality of interface blocks. The I/O circuits include external I/O circuits coupled to a device other...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: SRINIVAS, VAISHNAV, WEST, DAVID, IAN, KIM, ROBERT, WON CHOL, CLOVIS, PHILIP, MICHAEL
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:An integrated circuit includes core logic and a plurality of interface blocks disposed about a periphery of the core logic. A plurality of input or output (I/O) circuits is assigned to one of the plurality of interface blocks. The I/O circuits include external I/O circuits coupled to a device other than the integrated circuit and internal I/O circuits coupled to the integrated circuit. Each interface block includes a first plurality of I/O circuits disposed on a first side of the interface block and a second plurality of I/O circuits disposed on a second side of the interface block. Each interface block also includes interface logic for the interface block between the first plurality of I/O circuits and the second plurality of I/O circuits, and a logic hub that includes a clock distribution of minimal length that drives launch logic and capture logic to form the I/O circuits of the interface block. L'invention porte sur un circuit intégré qui comprend une logique de cœur et une pluralité de blocs d'interface disposés autour d'une périphérie de la logique de cœur. Une pluralité de circuits d'entrée ou sortie (E/S) est affectée à un bloc d'interface de la pluralité de blocs d'interface. Les circuits E/S comprennent des circuits E/S externes couplés à un dispositif autre que le circuit intégré et des circuits E/S internes couplés au circuit intégré. Chaque bloc d'interface comprend une première pluralité de circuits E/S disposés sur un premier côté du bloc d'interface et une seconde pluralité de circuits E/S disposés sur un second côté du bloc d'interface. Chaque bloc d'interface comprend également une logique d'interface pour le bloc d'interface entre la première pluralité de circuits E/S et la seconde pluralité de circuits E/S, et un concentrateur de logique qui comprend une distribution d'horloge de longueur minimale qui pilote une logique de lancement et une logique de capture pour former les circuits E/S du bloc d'interface.