A TESTER WITH MIXED PROTOCOL ENGINE IN A FPGA BLOCK

Automated test equipment capable of performing a high-speed test of semiconductor devices is presented. The automated test equipment comprises a system controller for controlling a test program, wherein the system controller is coupled to a bus. The tester system further comprises a plurality of modules also coupled to the bus, where each module is operable to test a plurality of DUTs. Each of the modules comprises a tester processor coupled to the bus and a plurality of configurable blocks communicatively coupled to the tester processor. Each of the configurable blocks is operable to communicate with an associated DUT and further operable to be programmed with a communication protocol for communicating test data to and from said associated device under test. La présente invention concerne un matériel d'essai automatique apte à effectuer un test à haut débit de dispositifs à semi-conducteurs. Ledit matériel d'essai automatique comprend un contrôleur système destiné à contrôler un programme de test, le contrôleur système étant couplé à un bus. Le système de test comprend en outre une pluralité de modules également couplés au bus, chaque module étant conçu pour tester une pluralité de dispositifs à l'essai (DUT). Chacun des modules comprend un processeur de test couplé au bus et une pluralité de blocs configurables couplés en communication au processeur de test. Chacun des blocs configurables est conçu pour communiquer avec un dispositif à l'essai associé et est conçu en outre pour être programmé avec un protocole de communication pour transmettre des données de test depuis et vers ledit dispositif à l'essai associé.