RECEIVING APPARATUS AND DEMODULATION METHOD

This receiving apparatus achieves circuit size reduction and consumption power reduction, while still having an advantage of high-speed processing. In a receiving apparatus (100), a frequency component detector (105) has a Fourier conversion operation unit provided therein, and performs high-speed Fourier conversion with respect to digital signals outputted from an ADC (104), said high-speed Fourier conversion being performed within a range instructed by means of an operation range control unit (106), and the frequency component detector detects a plurality of frequency components (FFT signals) of the digital signals. The operation range control unit (106) sets, using the FFT signals outputted from the frequency component detector (105), the frequency range within which the Fourier conversion operation is to be performed, and instructs the range to the frequency component detector (105). Cette invention porte sur un appareil récepteur qui réalise une réduction de taille de circuit et une réduction de puissance consommée, tout en offrant encore un avantage de traitement rapide. Dans un appareil récepteur (100), un détecteur de composantes de fréquence (105) comporte une unité d'opération de transformation de Fourier, et effectue une transformation de Fourier rapide (FFT) relativement à des signaux numériques délivrés par un convertisseur analogique-numérique (CAN) (104), ladite transformation de Fourier rapide étant effectuée dans une plage indiquée au moyen d'une unité de commande de plage d'opération (106), et le détecteur de composantes de fréquence détecte une pluralité de composantes de fréquence (signaux FFT) des signaux numériques. L'unité de commande de plage d'opération (106) règle, à l'aide des signaux FFT délivrés par le détecteur de composantes de fréquence (105), la plage de fréquence dans laquelle l'opération de transformation de Fourier doit être effectuée, et indique la plage au détecteur de composantes de fréquence (105).