APPARATUS AND METHOD FOR HIGH VOLTAGE I/O ELECTRO-STATIC DISCHARGE PROTECTION

An electronics chip includes a charge pump and at least one high voltage (HV) electro-static discharge (ESD) module. The charge pump is configured to provide a predetermined voltage across a microphone. The devices described herein are implemented in a standard low voltage CMOS process and has a circuit topology that provides an inherent ESD protection level (when it is powered down), which is higher than the operational (predetermined) DC level. At least one high voltage (HV) electro-static discharge (ESD) module is coupled to the output of the charge pump. The HV ESD module is configured to provide ESD protection for the charge pump and a microelectromechanical system (MEMS) microphone that is coupled to the chip. The at least one HV ESD module includes a plurality of PMOS or NMOS transistors having at least one high voltage NWELL/DNWELL region formed within selected ones of the PMOS or NMOS transistors. The at least one high voltage NWELL/DNWELL region has a breakdown voltage sufficient to allow a low voltage process to be used to construct the chip and still allow the HV ESD module to provide ESD protection for the chip. Selon la présente invention, une puce électronique comprend une pompe de charge et au moins un module de décharge électrostatique (ESD) haute tension (HV). La pompe de charge est configurée pour fournir une tension prédéterminée à travers un microphone. Les dispositifs décrits dans la présente invention sont mis en œuvre dans un processus CMOS basse tension standard et ont une topologie de circuit qui fournit un niveau de protection ESD inhérent (lorsqu'ils sont mis hors tension), qui est supérieur au niveau à courant continu (CC) fonctionnel (prédéterminé). Au moins un module de décharge électrostatique (ESD) haute tension (HV) est couplé à la sortie de la pompe de charge. Le module ESD HV est conçu pour fournir une protection ESD pour la pompe de charge et un microphone à système micro-électro-mécanique (MEMS) qui est couplé à la puce. L'au moins un module ESD HV comprend une pluralité de transistors PMOS ou NMOS ayant au moins une région NWELL/DNWELL haute tension formée à l'intérieur de transistors sélectionnés parmi les transistors PMOS ou NMOS. Ladite région NWELL/DNWELL haute tension possède une tension de claquage suffisante pour permettre à un processus basse tension d'être utilisé pour construire la puce et pour toujours permettre au module ESD HV de fournir une protection ESD pour la puce.