TIMING OPTIMIZED IMPLEMENTATION OF ALGORITHM TO REDUCE SWITCHING RATE ON HIGH THROUGHPUT WIDE BUSES

A dynamic bus inversion (DBI) circuit disposed between a transmitter and a receiver for generating an inversion control signal that is communicated to the receiver and used to perform inversion control on data communicated along a data path between the transmitter and the receiver includes a delay d...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: COHEN, BARUCH, DALUMI, EFRAIM, LERNER, EITAN
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:A dynamic bus inversion (DBI) circuit disposed between a transmitter and a receiver for generating an inversion control signal that is communicated to the receiver and used to perform inversion control on data communicated along a data path between the transmitter and the receiver includes a delay data setup circuit to receive the data from the transmitter. A majority vote function circuit is used to perform majority voting for consecutive bits of data output by the delay data setup circuit to generate majority data output. An inversion control circuit receives the majority data output, retrieves feedback data from a preceding inversion control output and interprets the two data to generate inversion control signal, which is used to perform inversion control on data along the data path before being communicated to the receiver. The inversion control signal is used by the receiver to interpret the data received from the data path. Selon l'invention, un circuit d'inversion de bus dynamique (DBI), disposé entre un émetteur et un récepteur pour générer un signal de commande d'inversion qui est communiqué au récepteur et utilisé pour effectuer une commande d'inversion sur des données communiquées le long d'un chemin de données entre l'émetteur et le récepteur, comprend un circuit d'établissement de données de retard pour recevoir les données en provenance de l'émetteur. Un circuit à fonction de vote à la majorité est utilisé pour effectuer un vote à la majorité pour des bits consécutifs de données délivrés par le circuit d'établissement de données de retard afin de générer une sortie de données majoritaires. Un circuit de commande d'inversion reçoit la sortie de données majoritaires, extrait des données de rétroaction d'une sortie de commande d'inversion précédente et interprète les deux types de données afin de générer un signal de commande d'inversion, qui est utilisé pour effectuer une commande d'inversion sur des données le long du chemin de données avant qu'elles ne soient communiquées au récepteur. Le signal de commande d'inversion est utilisé par le récepteur pour interpréter les données reçues en provenance du chemin de données.