PROGRAMMABLE CONTROLLER
A PLC (2) includes a plurality of interface units and a plurality of CPU modules (5). The interface units are operable to connect to the CPU modules (5), and are capable of delivering a first potential signal (S1) which has a plurality of different potential states toward the connected CPU modules (...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; fre ; jpn |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A PLC (2) includes a plurality of interface units and a plurality of CPU modules (5). The interface units are operable to connect to the CPU modules (5), and are capable of delivering a first potential signal (S1) which has a plurality of different potential states toward the connected CPU modules (5), and the CPU modules (5) are operable to connect to the interface units and are operable to connect to the other CPU modules (5), and have, internally, a CPU (13), and memory (8) for storing a discriminating bit and definition information. The discriminating bit has binary coded information indicating whether the CPU (13) is a main CPU or a sub-CPU on the basis of the potential state of the first potential signal (S1) that has been input to the CPU modules (5) from the interface units that are connection destinations of the CPU modules (5). The definition information has setting information indicating whether the CPU (13) has been set as a main CPU or has been set as a sub-CPU in advance.
Dans la présente invention, un PLC (2) comprend une pluralité d'unités d'interface et une pluralité de modules d'UCT (5). Les unités d'interface se connectent aux modules d'UCT (5) et sont capables de distribuer un premier signal de potentiel (S1), lequel a une pluralité de différents états de potentiel, vers les modules d'UCT (5), et les modules d'UCT (5) se connectent aux unités d'interface et se connectent aux autres modules d'UCT (5) et ont, en interne, une UCT (13) et une mémoire (8) permettant de mémoriser un bit discriminant et des informations de définition. Le bit discriminant a des informations codées binaires indiquant si l'UCT (13) est une UCT principale ou une sous-UCT sur la base de l'état de potentiel du premier signal de potentiel (S1) qui a été entré dans les modules d'UCT (5) à partir des unités d'interface qui sont des destinations de connexion des modules d'UCT (5). Les informations de définition ont des informations de réglage indiquant si l'UCT (13) a été réglée comme UCT principale ou a été réglée comme sous-UCT à l'avance. |
---|