METHOD FOR SINGULATING AN ASSEMBLAGE INTO SEMICONDUCTOR CHIPS, AND SEMICONDUCTOR CHIP

Es wird ein Verfahren zum Vereinzeln eines Verbunds (1) in eine Mehrzahl von Halbleiterchips (10) angegeben, bei dem ein Verbund mit einem Träger (4), einer Halbleiterschichtenfolge (2) und einer metallischen Schicht (3) bereitgestellt wird. In dem Träger werden Trenngräben (45) ausgebildet. Der Ver...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: KÄMPF, MATHIAS
Format: Patent
Sprache:eng ; fre ; ger
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Es wird ein Verfahren zum Vereinzeln eines Verbunds (1) in eine Mehrzahl von Halbleiterchips (10) angegeben, bei dem ein Verbund mit einem Träger (4), einer Halbleiterschichtenfolge (2) und einer metallischen Schicht (3) bereitgestellt wird. In dem Träger werden Trenngräben (45) ausgebildet. Der Verbund wird mit einer mechanischen Belastung beaufschlagt, sodass die metallische Schicht entlang der Trenngräben bricht und der Verbund in Halbleiterchips vereinzelt wird, wobei die vereinzelten Halbleiterchips jeweils einen Teil der Halbleiterschichtenfolge, des Trägers und der metallischen Schicht aufweisen. Weiterhin wird ein Halbleiterchip (10) angegeben. A method for singulating an assemblage (1) into a plurality of semiconductor chips (10) is specified, wherein an assemblage comprising a carrier (4), a semiconductor layer sequence (2) and a metallic layer (3) is provided. Separating trenches (45) are formed in the carrier. The assemblage is subjected to mechanical loading, with the result that the metallic layer breaks along the separating trenches and the assemblage is singulated into semiconductor chips, wherein the singulated semiconductor chips each have part of the semiconductor layer sequence, of the carrier and of the metallic layer. A semiconductor chip (10) is furthermore specified. L'invention concerne un procédé d'individualisation d'un assemblage (1) dans une pluralité de puces de semi-conducteurs (10), pour lequel on fournit un assemblage comprenant un support (4), une suite de couches de semi-conducteur (2) et une couche métallique (3). Dans le support sont pratiqués des fossés de séparation (45). L'assemblage est soumis à une charge mécanique, de telle sorte que la couche métallique se rompt le long des fossés de séparation et que l'assemblage est individualisé en puces à semi-conducteur, les puces à semi-conducteur individualisées comportant chacune une partie de la suite de couches de semi-conducteurs, du support et de la couche métallique. En outre, l'invention concerne une puce de semi-conducteur (10).