EQUALIZATION EFFORT-BALANCING OF TRANSMIT FINITE IMPULSE RESPONSE AND RECEIVE LINEAR EQUALIZER OR RECEIVE DECISION FEEDBACK EQUALIZER STRUCTURES IN HIGH-SPEED SERIAL INTERCONNECTS

Methods and apparatus for provision of equalization effort-balancing of transmit (TX) Finite Impulse Response (FIR) and receive (RX) Linear Equalizer (LE) or RX Decision Feedback Equalizer (DFE) structures in high-speed serial interconnects are described. In some embodiments, data corresponding to a plurality of transmit equalization values and a plurality of receive equalization values for each lane of a link having a plurality of lanes is detected. At least one of the plurality of the transmit equalization values and at least one of the plurality of the receive equalization values are selected for each lane of the plurality of lanes of the link based on detection of saturation in a Decision Feedback Equalizer (DFE) tap of a corresponding lane of the link. Other embodiments are also claimed and/or disclosed. L'invention concerne des procédés et un appareil pour assurer un équilibrage d'efforts d'égalisation dans des structures de réponse d'impulsion finie (FIR) de transmission (TX) et d'égaliseur linéaire (LE) de réception (RX) ou d'égaliseur de retour de décision (DFE) de réception (RX) dans des interconnexions série à grande vitesse. Dans certains modes de réalisation, les données correspondant à plusieurs valeurs d'égalisation de transmission et à plusieurs valeurs d'égalisation de réception pour chaque voie d'une liaison comprenant plusieurs voies sont détectées. Au moins une desdites plusieurs valeurs d'égalisation de transmission et au moins une desdites plusieurs valeurs d'égalisation de réception sont choisies pour chaque voie parmi lesdites plusieurs voies de la liaison en fonction d'une détection de saturation dans une prise d'égaliseur de retour de décision (DFE) d'une voie correspondante de la liaison. L'invention concerne et porte également sur d'autres modes de réalisation.