DATA TRANSFER BETWEEN CLOCK DOMAINS

An arrangement for transferring a data signal from a first clock domain (bus_slow) to a second clock domain (bus_fast) in a digital system. The first clock domain (bus_slow) has a first clock (ck slow) with a frequency less than a frequency of a second clock (ck fast) in the second clock domain (bus_fast). The arrangement is configured to transfer the data signal from the first clock domain (bus_slow) to the second clock domain (bus_fast), detect whether a predetermined transition occurs in the first clock (ck slow) within a predetermined period of time, using detecting means (2) clocked by the second clock (ck fast), and transfer the data signal from the first clock domain (bus_slow) to the second clock domain (bus_fast) again if the detecting means (2) detects the predetermined transition in the first clock (ck slow) within the predetermined period of time. L'invention concerne un agencement permettant de transférer un signal d'horloge d'un premier domaine d'horloge (bus_slow) à un second domaine d'horloge (bus_fast) dans un système numérique. Le premier domaine d'horloge (bus_slow) possède une première horloge (ck slow) ayant une fréquence inférieure à une fréquence d'une seconde horloge (ck fast) dans le second domaine d'horloge (bus_fast). L'agencement est conçu pour transférer le signal de données du premier domaine d'horloge (bus_slow) au second domaine d'horloge (bus_fast), détecter si une transition prédéterminée a lieu dans la première horloge (ck slow) dans une période prédéterminée, à l'aide d'un moyen de détection (2) synchronisé par la seconde horloge (ck fast) et transférer à nouveau le signal de données du premier domaine d'horloge (bus_slow) au second domaine d'horloge (bus_fast) si le moyen de détection (2) détecte la transition prédéterminée dans la première horloge (ck slow) dans la période prédéterminée.