STACKED SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME

Provided is a stacked semiconductor device that includes: a first complementary semiconductor device (100) in which a CMOS circuit and a wiring layer are formed on a semiconductor substrate (110); metal electrodes (141, 142) that are formed on the first complementary semiconductor device (100) toget...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: IKEDA, KEIJI, TEZUKA, TSUTOMU, FURUSE, KIYOE, KAMIMUTA, YUUICHI
Format: Patent
Sprache:eng ; fre ; jpn
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Provided is a stacked semiconductor device that includes: a first complementary semiconductor device (100) in which a CMOS circuit and a wiring layer are formed on a semiconductor substrate (110); metal electrodes (141, 142) that are formed on the first complementary semiconductor device (100) together with a wiring layer; semiconductor layers (231, 232) that are formed on the metal electrodes (141, 142) with an insulating film (220) being interposed therebetween, that are separately formed in an nMOS area and a pMOS area, and that contain Ge as a principal component; and a second complementary semiconductor device (200) in which an nMOSFET is formed in the semiconductor layer in the nMOS area and a pMOSFET is formed in the semiconductor layer in the pMOS area. La présente invention porte sur un dispositif à semi-conducteurs empilé qui comprend : un premier dispositif à semi-conducteurs complémentaire (100) dans lequel un circuit CMOS et une couche de câblage sont formés sur un substrat de semi-conducteur (110) ; des électrodes métalliques (141, 142) qui sont formées sur le premier dispositif à semi-conducteurs complémentaire (100) ensemble avec une couche de câblage ; des couches semi-conductrices (231, 232) qui sont formées sur les électrodes métalliques (141, 142) avec un film isolant (220) étant interposé entre celles-ci, qui sont formées séparément dans une zone nMOS et une zone pMOS, et qui contiennent du Ge en tant que composant principal ; et un second dispositif à semi-conducteurs complémentaire (200) dans lequel un nMOSFET est formé dans la couche semi-conductrice dans la zone nMOS et un pMOSFET est formé dans la couche semi-conductrice dans la zone pMOS.