COMPACT TID HARDENING NMOS DEVICE AND FABRICATION PROCESS
A radiation-hardened transistor is formed in a p-type semiconductor body having an active region doped to a first level and surrounded by a dielectric filled shallow trench isolation region. N-type source/drain regions are disposed in the active region and spaced apart to define a channel. A gate is...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
container_end_page | |
---|---|
container_issue | |
container_start_page | |
container_title | |
container_volume | |
creator | DHAOUI, FETHI |
description | A radiation-hardened transistor is formed in a p-type semiconductor body having an active region doped to a first level and surrounded by a dielectric filled shallow trench isolation region. N-type source/drain regions are disposed in the active region and spaced apart to define a channel. A gate is disposed above the channel, and is self-aligned with the source/drain regions. First and second p-type regions are disposed in the p-type semiconductor body on either side of one of the source/drain regions and are doped to a second level higher than the first doping level. The first and second p-type regions are self aligned with and extend outwardly from a first side edge of the gate. The ends of the gate extend past the first and second p-type regions.
Transistor durci par rayonnement formé dans un corps à semi-conducteurs de type p possédant une région active dopée à un premier niveau et entourée par d'région d'isolation à tranchée peu profonde remplie de diélectrique. Des régions source/drain de type N sont disposées dans la région active et espacées pour délimiter un canal. Une grille est disposée au-dessus du canal et s'aligne automatiquement sur les régions source/drain. Des première et seconde régions de type p sont disposées dans le corps à semi-conducteurs de type p de chaque côté d'une des régions source/drain et sont dopées à un second niveau plus élevé sur le premier niveau de dopage. Les première et seconde régions de type p s'alignent automatiquement sur un premier bord latéral de la grille et s'étendent vers l'extérieur depuis celui-ci. Les extrémités de la grille s'étendent au-delà des première et seconde régions de type p. |
format | Patent |
fullrecord | <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO2013163462A3</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO2013163462A3</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO2013163462A33</originalsourceid><addsrcrecordid>eNrjZLB09vcNcHQOUQjxdFHwcAxycfXz9HNX8PP1D1ZwcQ3zdHZVcPRzUXBzdArydHYM8fT3UwgI8nd2DQ7mYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx4f5GBobGhmbGJmZGjsbGxKkCAAwXKWU</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>COMPACT TID HARDENING NMOS DEVICE AND FABRICATION PROCESS</title><source>esp@cenet</source><creator>DHAOUI, FETHI</creator><creatorcontrib>DHAOUI, FETHI</creatorcontrib><description>A radiation-hardened transistor is formed in a p-type semiconductor body having an active region doped to a first level and surrounded by a dielectric filled shallow trench isolation region. N-type source/drain regions are disposed in the active region and spaced apart to define a channel. A gate is disposed above the channel, and is self-aligned with the source/drain regions. First and second p-type regions are disposed in the p-type semiconductor body on either side of one of the source/drain regions and are doped to a second level higher than the first doping level. The first and second p-type regions are self aligned with and extend outwardly from a first side edge of the gate. The ends of the gate extend past the first and second p-type regions.
Transistor durci par rayonnement formé dans un corps à semi-conducteurs de type p possédant une région active dopée à un premier niveau et entourée par d'région d'isolation à tranchée peu profonde remplie de diélectrique. Des régions source/drain de type N sont disposées dans la région active et espacées pour délimiter un canal. Une grille est disposée au-dessus du canal et s'aligne automatiquement sur les régions source/drain. Des première et seconde régions de type p sont disposées dans le corps à semi-conducteurs de type p de chaque côté d'une des régions source/drain et sont dopées à un second niveau plus élevé sur le premier niveau de dopage. Les première et seconde régions de type p s'alignent automatiquement sur un premier bord latéral de la grille et s'étendent vers l'extérieur depuis celui-ci. Les extrémités de la grille s'étendent au-delà des première et seconde régions de type p.</description><language>eng ; fre</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>2014</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20140220&DB=EPODOC&CC=WO&NR=2013163462A3$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20140220&DB=EPODOC&CC=WO&NR=2013163462A3$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>DHAOUI, FETHI</creatorcontrib><title>COMPACT TID HARDENING NMOS DEVICE AND FABRICATION PROCESS</title><description>A radiation-hardened transistor is formed in a p-type semiconductor body having an active region doped to a first level and surrounded by a dielectric filled shallow trench isolation region. N-type source/drain regions are disposed in the active region and spaced apart to define a channel. A gate is disposed above the channel, and is self-aligned with the source/drain regions. First and second p-type regions are disposed in the p-type semiconductor body on either side of one of the source/drain regions and are doped to a second level higher than the first doping level. The first and second p-type regions are self aligned with and extend outwardly from a first side edge of the gate. The ends of the gate extend past the first and second p-type regions.
Transistor durci par rayonnement formé dans un corps à semi-conducteurs de type p possédant une région active dopée à un premier niveau et entourée par d'région d'isolation à tranchée peu profonde remplie de diélectrique. Des régions source/drain de type N sont disposées dans la région active et espacées pour délimiter un canal. Une grille est disposée au-dessus du canal et s'aligne automatiquement sur les régions source/drain. Des première et seconde régions de type p sont disposées dans le corps à semi-conducteurs de type p de chaque côté d'une des régions source/drain et sont dopées à un second niveau plus élevé sur le premier niveau de dopage. Les première et seconde régions de type p s'alignent automatiquement sur un premier bord latéral de la grille et s'étendent vers l'extérieur depuis celui-ci. Les extrémités de la grille s'étendent au-delà des première et seconde régions de type p.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2014</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLB09vcNcHQOUQjxdFHwcAxycfXz9HNX8PP1D1ZwcQ3zdHZVcPRzUXBzdArydHYM8fT3UwgI8nd2DQ7mYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx4f5GBobGhmbGJmZGjsbGxKkCAAwXKWU</recordid><startdate>20140220</startdate><enddate>20140220</enddate><creator>DHAOUI, FETHI</creator><scope>EVB</scope></search><sort><creationdate>20140220</creationdate><title>COMPACT TID HARDENING NMOS DEVICE AND FABRICATION PROCESS</title><author>DHAOUI, FETHI</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO2013163462A33</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2014</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>DHAOUI, FETHI</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>DHAOUI, FETHI</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>COMPACT TID HARDENING NMOS DEVICE AND FABRICATION PROCESS</title><date>2014-02-20</date><risdate>2014</risdate><abstract>A radiation-hardened transistor is formed in a p-type semiconductor body having an active region doped to a first level and surrounded by a dielectric filled shallow trench isolation region. N-type source/drain regions are disposed in the active region and spaced apart to define a channel. A gate is disposed above the channel, and is self-aligned with the source/drain regions. First and second p-type regions are disposed in the p-type semiconductor body on either side of one of the source/drain regions and are doped to a second level higher than the first doping level. The first and second p-type regions are self aligned with and extend outwardly from a first side edge of the gate. The ends of the gate extend past the first and second p-type regions.
Transistor durci par rayonnement formé dans un corps à semi-conducteurs de type p possédant une région active dopée à un premier niveau et entourée par d'région d'isolation à tranchée peu profonde remplie de diélectrique. Des régions source/drain de type N sont disposées dans la région active et espacées pour délimiter un canal. Une grille est disposée au-dessus du canal et s'aligne automatiquement sur les régions source/drain. Des première et seconde régions de type p sont disposées dans le corps à semi-conducteurs de type p de chaque côté d'une des régions source/drain et sont dopées à un second niveau plus élevé sur le premier niveau de dopage. Les première et seconde régions de type p s'alignent automatiquement sur un premier bord latéral de la grille et s'étendent vers l'extérieur depuis celui-ci. Les extrémités de la grille s'étendent au-delà des première et seconde régions de type p.</abstract><oa>free_for_read</oa></addata></record> |
fulltext | fulltext_linktorsrc |
identifier | |
ispartof | |
issn | |
language | eng ; fre |
recordid | cdi_epo_espacenet_WO2013163462A3 |
source | esp@cenet |
subjects | BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES |
title | COMPACT TID HARDENING NMOS DEVICE AND FABRICATION PROCESS |
url | https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-05T11%3A47%3A55IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=DHAOUI,%20FETHI&rft.date=2014-02-20&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO2013163462A3%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true |