EFFICIENT LOCKING OF MEMORY PAGES

An apparatus is described that contains a processing core comprising a CPU core and at least one accelerator coupled to the CPU core. The CPU core comprises a pipeline having a translation look aside buffer. The CPU core comprising logic circuitry to set a lock bit in attribute data of an entry with...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	MAKINENI, SRIHARI, IYER, RAVISHANKAR RAVI, JIANG, XIAOWEI, GAO, HONGLIANG, FANG, ZHEN
Format:	Patent
Sprache:	eng ; fre
Schlagworte:	CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING PHYSICS
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	An apparatus is described that contains a processing core comprising a CPU core and at least one accelerator coupled to the CPU core. The CPU core comprises a pipeline having a translation look aside buffer. The CPU core comprising logic circuitry to set a lock bit in attribute data of an entry within the translation look-aside buffer entry to lock a page of memory reserved for the accelerator. L'invention concerne un appareil contenant un coeur de traitement constitué d'un coeur d'unité centrale (UC) et d'au moins un accélérateur couplé au coeur d'UC. Ledit coeur d'UC comprend un pipeline renfermant un répertoire de pages actives (TLB), et un ensemble de circuits logiques pour déterminer un bit de verrouillage dans des données d'attribut d'entrée à l'intérieur de l'entrée du TLB afin de verrouiller une page de mémoire réservée à un accélérateur.