HIDING INSTRUCTION CACHE MISS LATENCY BY RUNNING TAG LOOKUPS AHEAD OF THE INSTRUCTION ACCESSES

This disclosure provides techniques and apparatuses to enable early, run-ahead handling of IC and ITLB misses by decoupling the ITLB and IC tag lookups from the IC data (instruction bytes) accesses, and making ITLB and IC tag lookups run ahead of the IC data accesses. This allows overlapping the ITLB and IC miss stall cycles with older instruction byte reads or older IC misses, resulting in fewer stalls than previous implementations and improved performance Cette invention porte sur des techniques et sur des appareils qui permettent une gestion précoce et avancée de défauts IC et ITLB en découplant les consultations d'étiquette ITLB et IC des accès aux données IC (octets d'instruction), et en amenant les consultations d'étiquette ITLB et IC à s'exécuter avant les accès aux données IC. Ceci permet un chevauchement des cycles d'arrêt sur défaut ITLB et IC avec des lectures d'octet d'instruction plus anciennes ou des défauts IC plus anciens, entraînant moins d'arrêts que dans des mises en oeuvre précédentes et un meilleur rendement.