PSMI USING AT-SPEED SCAN CAPTURE

In accordance with embodiments disclosed herein, there are provided methods, systems, mechanisms, techniques, and apparatuses for implementing and using PSMI using at-speed scan capture. For example, in one embodiment, such a system includes an input signal capture device to capture input signals in...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: SAFFORD, KEVIN D, ETHIRAJ, VINOTHKUMAR V
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:In accordance with embodiments disclosed herein, there are provided methods, systems, mechanisms, techniques, and apparatuses for implementing and using PSMI using at-speed scan capture. For example, in one embodiment, such a system includes an input signal capture device to capture input signals input to a silicon processor under test; a scan capture device to capture a scan snapshot representing a known state of a plurality of digital elements integrated within the silicon processor under test, each having state data for the silicon processor under test; a scan read-out device to communicate the captured scan snapshot to a storage point physically external from the silicon processor under test; and a model of the silicon processor under test to replay a subset of a test sequence for the silicon processor under test based at least in part on the captured input signals and the captured scan snapshot. Selon des modes de réalisation décrits, la présente invention porte sur des procédés, des systèmes, des mécanismes, des techniques et des appareils destinés à la mise en oeuvre et à l'utilisation de PSMI utilisant une capture de balayage haute vitesse. Par exemple, dans un mode de réalisation, un tel système comprend un dispositif de capture de signal d'entrée destiné à capturer des signaux d'entrée délivrés vers un processeur de silicium en cours de test, un dispositif de capture de balayage destiné à capturer une copie instantanée de balayage représentant un état connu d'une pluralité d'éléments numériques intégrés au processeur de silicium en cours de test, chacun d'eux possédant des données d'état pour le processeur de silicium en cours de test, un dispositif de lecture de balayage destiné à communiquer la copie instantanée de balayage capturée à un point mémoire physiquement externe au processeur de silicium en cours de test, et un modèle du processeur de silicium en cours de test destiné à une réexécution d'un sous-ensemble d'une séquence de test pour le processeur de silicium en cours de test en fonction au moins en partie des signaux d'entrée capturés et de la copie instantanée de balayage capturée.