FULLY ENCAPSULATED CONDUCTIVE LINES
Fully encapsulated conductive lines are generally described. For example, a first dielectric layer is formed on a substrate. Copper wiring is disposed below a top surface of the first dielectric layer. A barrier metal layer is formed over the copper wiring, the barrier metal layer flush with the top...
Gespeichert in:
| Hauptverfasser: | , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; fre |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Zusammenfassung: | Fully encapsulated conductive lines are generally described. For example, a first dielectric layer is formed on a substrate. Copper wiring is disposed below a top surface of the first dielectric layer. A barrier metal layer is formed over the copper wiring, the barrier metal layer flush with the top surface of the first dielectric layer, and a second dielectric layer is formed on the barrier metal layer and the top surface of the first dielectric layer. Other embodiments are also disclosed and claimed.
L'invention concerne généralement des lignes conductrices complètement encapsulées. Par exemple, une première couche diélectrique est formée sur un substrat. Un circuit de cuivre est disposé sous une surface supérieure de la première couche diélectrique. Une couche de métal de barrière est formée sur le circuit de cuivre, la couche de métal de barrière affleurant la surface supérieure de la première couche diélectrique, et une seconde couche diélectrique est formée sur la couche de métal de barrière et la surface supérieure de la première couche diélectrique. L'invention concerne et revendique aussi d'autres modes de réalisation. |
|---|