A METHOD OF LOWERING CAPACITANCES OF CONDUCTIVE APERTURES AND AN INTERPOSER CAPABLE OF BEING REVERSE BIASED TO ACHIEVE REDUCED CAPACITANCE

The disclosure provides an interposer with conductive paths, a three-dimensional integrated circuit (3D IC), a method of reducing capacitance associated with conductive paths in an interposer and a method of manufacturing an interposer. In one embodiment the interposer includes: (1) a semiconductor substrate that is doped with a dopant, (2) conductive paths located within said semiconductor substrate and configured to provide electrical routes therethrough and (3) an ohmic contact region located within said semiconductor substrate and configured to receive a back bias voltage. L'invention concerne un élément d'interposition offrant des trajets conducteurs, un circuit intégré tridimensionnel (CI 3D), un procédé de réduction de la capacité associée à des trajets conducteurs dans un élément d'interposition et un procédé de fabrication d'un élément d'interposition. Dans un mode de réalisation, l'élément d'interposition comprend : (1) un substrat semi-conducteur qui est dopé par un agent dopant; (2) des trajets conducteurs qui sont situés dans ledit substrat semi-conducteur et qui sont configurés pour fournir des circuits électriques; et (3) une région de contact ohmique située dans ledit substrat semi-conducteur et configurée pour recevoir une tension de polarisation inverse.