INFRASTRUCTURE SUPPORT FOR GPU MEMORY PAGING WITHOUT OPERATING SYSTEM INTEGRATION

In a CPU of the combined CPU/GPU architecture system, the CPU having multiple CPU cores, each core having a first machine specific register for receiving a physical page table/page directory base address, a second machine specific register for receiving a physical address pointing to a location controlled by an IOMMUv2 that is communicatively coupled to a GPU, and microcode which when executed causes a write notification to be issued to the physical address contained in the second machine specific register; receiving in the first machine specific register of a CPU core, a physical page table/page directory base address, receiving in the second machine specific register of the CPU core, a physical address pointing to a location controlled by the IOMMUv2, determining that a control register of the CPU core has been updated, and responsive to the determination that the control register has been updated, executing microcode in the CPU core that causes a write notification to be issued to the physical address contained in the second machine specific register, wherein the physical address is able to receive writes that affect IOMMUv2 Page Table invalidations. L'invention consiste, dans une CPU du système à architecture CPU/GPU combiné, la CPU comprenant de multiples coeurs de CPU, chaque coeur comprenant un premier registre spécifique de machine pour recevoir une adresse de base de table de pages physiques/répertoire de page, un second registre spécifique de machine pour recevoir une adresse physique pointant vers un emplacement commandé par une IOMMUv2 qui est couplée pour communiquer avec une GPU, et un microcode qui lorsqu'il est exécuté amène une notification d'écriture à être délivrée à l'adresse physique contenue dans le second registre spécifique de machine, à recevoir, dans le premier registre spécifique de machine d'un coeur de CPU, une adresse de base de table de pages physiques/répertoire de page, recevoir, dans le second registre spécifique de machine du coeur de CPU, une adresse physique pointant vers un emplacement commandé par l'IOMMUv2, déterminer qu'un registre de commande du coeur de CPU a été mis à jour, et en réponse à la détermination du fait que le registre de commande a été mis à jour, exécuter le microcode dans le coeur de CPU qui amène une notification d'écriture à être délivrée à l'adresse physique contenue dans le second registre spécifique de machine, l'adresse physique permettant de recevoir des écritures qui ont une influence sur de