REDUCING HARDWARE COSTS FOR SUPPORTING MISS LOOKAHEAD

The disclosed embodiments relate to a system that executes program instructions on a processor. During a normal-execution mode, the system issues instructions for execution in program order. Upon encountering an unresolved data dependency during execution of an instruction, the system speculatively executes subsequent instructions in a lookahead mode to prefetch future loads. When an instruction retires during the lookahead mode, a working register which serves as a destination register for the instruction is not copied to a corresponding architectural register. Instead the architectural register is marked as invalid. Note that by not updating architectural registers during lookahead mode, the system eliminates the need to checkpoint the architectural registers prior to entering lookahead mode. Selon des modes de réalisation, l'invention concerne un système qui exécute des instructions de programme sur un processeur. Durant un mode d'exécution normale, le système délivre des instructions à exécuter dans un ordre de programme. Lorsqu'une dépendance de données non résolue est rencontrée durant l'exécution d'une instruction, le système exécute d'une manière spéculative des instructions subséquentes dans un mode d'anticipation afin de prélire de futures charges. Lorsqu'une instruction est retirée durant le mode d'anticipation, un registre de travail qui sert de registre de destination pour l'instruction n'est pas copié dans un registre architectural correspondant. A la place, le registre architectural est marqué comme étant invalide. Il est à noter que par absence de mise à jour de registres architecturaux durant le mode d'anticipation, le système élimine le besoin d'utiliser des points de contrôle des registres architecturaux avant de passer en mode d'anticipation.