A 2-D GATHER INSTRUCTION AND A 2-D CACHE

A processor may support a two-dimensional (2-D) gather instruction and a 2-D cache. The processor may perform the 2-D gather instruction to access one or more sub-blocks of data from a two-dimensional (2-D) image stored in a memory coupled to the processor. The two-dimensional (2-D) cache may store the sub-blocks of data in a multiple cache lines. Further, the 2-D cache may support access of more than one cache lines while preserving a two-dimensional structure of the 2-D image. Selon l'invention, un processeur peut prendre en charge une instruction de rassemblement bidimensionnel (2D) et un cache 2D. Le processeur peut exécuter l'instruction de rassemblement 2D afin d'accéder à un ou plusieurs sous-blocs de données d'une image bidimensionnelle (2D) stockée dans une mémoire couplée au processeur. Le cache bidimensionnel (2D) peut stocker les sous-blocs de données dans de multiples lignes de cache. En outre, le cache 2D peut prendre en charge un accès à plusieurs lignes de cache tout en préservant une structure bidimensionnelle de l'image 2D.