PIPELINE POWER GATING

Leakage current is reduced in a plurality of gates coupled between source storage elements and destination storage elements by waking the plurality of gates to allow current flow in response to assertion of any source clock enable signals that enable clocking of the source storage elements. The gates are slept to reduce leakage current in the plurality of gates, in response to assertion of a destination clock enable signal and all of the one or more source clock enable signals being deasserted, the destination clock enable signal enabling clocking of the destination storage elements. Le courant de fuite est réduit dans une pluralité de portes couplées entre des éléments de stockage source et des éléments de stockage destination par activation de ladite pluralité de portes pour permettre au courant de s'écouler en réponse à l'assertion de tout signal d'activation d'horloge source qui active le cadencement des éléments de stockage source. Les portes passent à l'état dormant afin de réduire le courant de fuite dans la pluralité de portes en réponse à l'assertion d'un signal d'activation d'horloge de destination et l'ensemble des signaux d'activation source sont infirmés, les signaux d'activation d'horloge de destination actionnant le cadencement des éléments de stockage de destination.