OPTIMIZED MULTI-ROOT INPUT OUTPUT VIRTUALIZATION AWARE SWITCH

In one implementation, an optimized multi-root input-output virtualization (MRIOV) aware switch configured to route data between multiple root complexes and I/O devices is described. The MRIOV aware switch may include two or more upstream ports and one or more downstream ports. Each of an upstream port and a downstream port may include a media access controller (MAC) configured to negotiate link width and link speed for exchange of data packets between the multiple root complexes and the I/O devices. Each of an upstream port and a downstream port may further include a clocking module configured to dynamically configure a clock rate of processing data packets based one or more negotiated link width and negotiated link speed, and a data link layer (DLL) coupled to the MAC configured to operate at the clock rate, wherein the clock rate is indicative of processing speed. Dans un mode de réalisation, un commutateur compatible avec la virtualisation d'entrée/sortie multi-racine (MRIOV) optimisé configuré pour acheminer des données entre des complexes racines et des dispositifs E/S est décrit. Le commutateur de reconnaissance de MRIOV peut comprendre au moins deux ports d'amont et un ou plusieurs ports d'aval. Chaque port d'amont et port d'aval peut comprendre chacun un contrôleur d'accès au support (MAC) configuré pour négocier la largeur et la vitesse de liaison pour l'échange de paquets de données entre les complexes racines multiples et les dispositifs E/S. Chaque port d'amont et port d'aval peut également comprendre un module d'horloge conçu pour configurer dynamiquement une fréquence d'horloge de traitement des paquets de données en fonction d'une ou plusieurs largeurs de liaison et de vitesse de liaison négociées, et une couche de liaison de données (DLL) couplée au MAC configurée pour fonctionner à la fréquence d'horloge, fréquence indiquant la vitesse de traitement.