MULTI-HOST SATA CONTROLLER

Described herein is a system having a multi-host SATA controller (102) configured to provide communication and control between two or more independent host processors (104) and a single SATA device (108). In one implementation, the multi-host SATA controller (102) includes the device switching layer (206), the device control layer (208), the link layer (210), and the physical layer (212). The device switching layer (206) allows the host processors (104) to issue commands concurrently rather than in sequential order. For this, the device switching layer (206) has independent set of host device registers (214) corresponding to each of the host processors (104). The device switching layer (206) also has independent DMA engines (216) to perform a command pre-fetching from respective host system memories (105). Further, a command switch engine (220) may arbitrate commands in case both the host processors (104) wish to access the SATA device (108) simultaneously. L'invention concerne un système possédant un contrôleur SATA multi-hôte (102) configuré pour assurer la communication et le contrôle entre au moins deux processeurs hôtes indépendants (104) et un unique dispositif SATA (108). Dans un mode de réalisation, le contrôleur SATA multi-hôte (102) comprend la couche de commutation de dispositif (206), la couche de commande de dispositif (208), la couche de liaison (210) et la couche physique (212). La couche de commutation de dispositif (206) permet aux processeurs hôtes (1049 de diffuser des instructions en même temps plutôt que de manière consécutive. Ainsi, la couche de commutation de dispositif (206) comprend un ensemble indépendant de registres de dispositif hôtes (214) correspondant à chacun des processeurs hôtes (104). La couche de commutation de dispositif (206) comprend également des moteurs AMD (216) permettant la pré-extraction d'instructions dans les mémoires systèmes hôtes (105). Par ailleurs, un moteur de commutation d'instructions (220) peut arbitrer les instructions si les deux processeurs hôtes (104) souhaitent accéder au dispositif SAT (108) simultanément.