VARIABLE IMPEDANCE CONTROL FOR MEMORY DEVICES

This document generally describes systems, devices, methods, and techniques for variably controlling impedance for a memory device where multiple NVM units (e.g., NVM dies) are accessible over a shared bus. Impedance can be varied using switches that are configured to switch between a NVM unit and an impedance terminal. Switches can be adjusted during operation of a memory device so that a memory controller is connected over a shared bus to a selected single NVM unit and one or more impedance terminals. Impedance terminals can be configured to provide a relatively small load (a smaller load than an NVM unit) that is impedance matched (alone or in combination with other impedance terminals and/or a NVM unit) with a source impedance on a shared bus that is provided by a memory controller. La présente invention concerne généralement des systèmes, dispositifs, procédés, et techniques pour contrôler de manière variable l'impédance pour un dispositif mémoire où des unités NVM multiples (par ex. des puces NVM) sont accessibles par un bus partagé. L'impédance peut varier au moyen de commutateurs qui sont configurés pour commuter entre une unité NVM et une borne d'impédance. Des commutateurs peuvent être réglés pendant le fonctionnement d'un dispositif mémoire de sorte qu'un contrôleur de mémoire est connecté par un bus partagé à une seule unité NVM sélectionnée et une ou plusieurs borne(s) d'impédance. Les bornes d'impédance peuvent être configurées pour produire une charge relativement petite (une charge plus petite qu'une unité NVM) qui est appariée par impédance (seule ou en combinaison d'autres bornes d'impédance et/ou une unité NVM) avec une impédance de source sur un bus partagé qui est produite par un contrôleur de mémoire.