INTEGRATED CIRCUIT DEVICES AND METHODS FOR SCHEDULING AND EXECUTING A RESTRICTED LOAD OPERATION

An integrated circuit device (305) comprising at least one instruction processing module (300) arranged to compare validation data with data stored within a target register (340) upon receipt of a load validation instruction (420). Wherein, the instruction processing module is further arranged to pr...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: ROZENBERG, IDAN, KLEEN, AMIR, BARAK, ITZHAK, SCHUPPER, DORON, PELED, YUVAL
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:An integrated circuit device (305) comprising at least one instruction processing module (300) arranged to compare validation data with data stored within a target register (340) upon receipt of a load validation instruction (420). Wherein, the instruction processing module is further arranged to proceed with execution of a next sequential instruction if the validation data matches the stored data within the target register (340), and to load the validation data into the target register (340) if the validation data does not match the stored data within the target register (340). L'invention porte sur un dispositif à circuit intégré (305) comprenant au moins un module de traitement d'instruction (300) conçu pour comparer des données de validation à des données stockées dans un registre cible (340) lors de la réception d'une instruction de validation de chargement (420), le module de traitement d'instruction étant en outre conçu pour passer à l'exécution d'une instruction séquentielle suivante si les données de validation correspondent aux données stockées dans le registre cible (340), et pour charger les données de validation dans le registre cible (340) si les données de validation ne correspondent pas aux données stockées dans le registre cible (340).