HARDWARE QUADRATIC PROGRAMMING SOLVER AND METHOD OF USE

A quadratic programming solver architecture comprising: a first hardware block arranged to perform parallel dot-product operations and thereby carry out matrix-vector multiplication, the first hardware block comprising a plurality of parallel multipliers and an adder tree arranged to combine the outputs from the parallel multipliers; a second hardware block comprising arithmetic processing means arranged to receive input data comprising constants and variables and to perform scalar operations thereon, the output from the arithmetic processing means being arranged to supply the parallel multipliers of the first hardware block, the variables being output from the first hardware block and fed back to the second hardware block; and control means configured to selectively schedule the sequence of scalar operations performed by the arithmetic processing means. L'invention porte sur une architecture de résolveur de programmation quadratique comprenant: un premier bloc matériel conçu pour effectuer des opérations de produits scalaires parallèles et réaliser ainsi une multiplication matrice - vecteur, le premier bloc matériel comprenant une pluralité de multiplicateurs parallèles et un arbre d'additionneurs conçu pour combiner les sorties des multiplicateurs parallèles ; un second bloc matériel comprenant un moyen de traitement arithmétique conçu pour recevoir des données d'entrée comprenant des constantes et des variables et effectuer des opérations scalaires sur celles-ci, la sortie du moyen de traitement arithmétique étant conçue pour alimenter les multiplicateurs parallèles du premier bloc matériel, les variables étant délivrées par le premier bloc matériel et réinjectées dans le second bloc matériel ; et un moyen de commande configuré pour ordonnancer sélectivement la séquence d'opérations scalaires effectuées par le moyen de traitement arithmétique.