TECHNIQUES FOR THE FAST SETTLING OF WORD LINES IN NAND FLASH MEMORY
In non-volatile memory devices, a write operation typically consists of an alternating set of pulse and verify operations. After a pulse is applied, the device must be biased properly for an accurate verify, with a selected word- line settled at the desired voltage level. The techniques described he...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | In non-volatile memory devices, a write operation typically consists of an alternating set of pulse and verify operations. After a pulse is applied, the device must be biased properly for an accurate verify, with a selected word- line settled at the desired voltage level. The techniques described here address the problem of a relatively large waiting time at the start of a verify phase of a write operation when the selected word line is moving to its first verify level ( (Vcgrvl), while at the same time the non-selected word lines of a NAND type array are ramping up to a read pass level (Vread). For the non-selected word lines, during the program pulse, these are set at a first voltage above ground (Vpass) and then, during the verify operation, then are set at the read pass level. Rather than take the non-selected word lines to ground in between, they are instead moved directly from their voltage in the pulse phase directly into their read pass level. This helps to reduce the amount of movement in the selected word line due to capacitive coupling, allowing the preparation of the verify level of a selected word line settings earlier.
Dans les dispositifs à mémoire non volatile, une opération d'écriture comprend généralement un ensemble alternatif d'opérations d'impulsion et de vérification. Une fois une impulsion appliquée, le dispositif doit être correctement polarisé pour une vérification précise, avec une ligne de mots sélectionnée définie au niveau de tension souhaité. Les techniques de l'invention abordent le problème d'un temps d'attente relativement important au début d'une phase de vérification d'une opération d'écriture lorsque la ligne de mots sélectionnée se déplace à son premier niveau de vérification (Vcgrvl), tandis qu'en même temps les lignes de mots non sélectionnées d'une matrice de type NON-ET passent à un niveau de passage en lecture (Vread). Concernant les lignes de mots non sélectionnées, pendant l'impulsion du programme, celles-ci sont définies sur une première tension au-dessus de la masse (Vpass) puis, pendant l'opération de vérification, sont définies sur un niveau de passage en lecture. Plutôt que d'amener les lignes de mots non sélectionnés à la masse intermédiaire, celles-ci sont déplacées directement depuis leur tension dans la phase d'impulsion vers leur niveau de passage en lecture. Cela permet de réduire la quantité de mouvements dans la ligne de mots sélectionnée due au couplage capacitif, ce qui permet de préparer plus tôt |
---|