MORPHING MEMORY ARCHITECTURE

A memory circuit comprises a memory array including a plurality of memory cells, multiple word lines, and at least one bit line. Each of the memory cells is coupled to a unique pair of a bit line and a word line for selectively accessing the memory cells. The memory circuit further includes at least one control circuit coupled to the word lines and operative to selectively change an operation of the memory array between a first data storage mode and at least a second data storage mode as a function of at least one control signal supplied to the control circuit. In the first data storage mode, each of the memory cells is allocated to a corresponding stored logic bit, and in the second data storage mode, at least two memory cells are allocated to a corresponding stored logic bit. La présente invention concerne un circuit de mémoire comprenant un réseau de mémoire comprenant une pluralité de cellules mémoire, plusieurs lignes de mots, et au moins une ligne de bits. Chacune des cellules de mémoire est couplée à un couple unique d'une ligne de bits et d'une ligne de mots qui permettent d'accéder sélectivement aux cellules de mémoire. Le circuit de mémoire comprend en outre au moins un circuit de commande couplé aux lignes de mots et conçu pour modifier de façon sélective le fonctionnement du réseau de mémoire entre un premier mode de stockage des données et au moins un second mode de stockage des données en fonction d'au moins un signal de commande fourni au circuit de commande. Dans le premier mode de stockage des données, chacune des cellules de mémoire est affectée à un bit logique enregistré correspondant, et dans le second mode de stockage des données, au moins deux cellules de mémoire sont affectées à un bit logique enregistré correspondant.