METHODS AND APPARATUS FOR TESTING ISFET ARRAYS

The invention provides testing of a chemically-sensitive transistor device, such as an ISFET device, without exposing the device to liquids. In one embodiment, the invention performs a first test to calculate a resistance of the transistor. Based on the resistance, the invention performs a second test to transition the testing transistor among a plurality of modes. Based on corresponding measurements, a floating gate voltage is then calculated with little or no circuitry overhead. In another embodiment, the parasitic capacitance of at least either the source or drain is used to bias the floating gate of an ISFET. A driving voltage and biasing current are applied to exploit the parasitic capacitance to test the functionality of the transistor. L'invention a pour objet de tester un dispositif de transistor chimiquement sensible, tel qu'un dispositif ISFET, sans exposer le dispositif à des liquides. Dans un mode de réalisation, l'invention effectue un premier test pour calculer une résistance du transistor. En se basant sur la résistance, l'invention effectue un deuxième test pour faire passer le transistor en essais par une pluralité de modes. Sur la base de mesures correspondantes, une tension de grille flottante est alors calculée avec peu ou pas de surcharge des circuits. Dans un autre mode de réalisation, la capacitance parasite de la source et / ou du drain est utilisée pour polariser la grille flottante d'un ISFET. Une tension d'excitation et un courant de polarisation sont appliqués pour exploiter la capacitance parasite en vue de tester la fonctionnalité du transistor.