SYSTEMS AND METHODS FOR RAPID PROCESSING AND STORAGE OF DATA

Systems and methods of building massively parallel computing systems using low power computing complexes in accordance with embodiments of the invention are disclosed. A massively parallel computing system in accordance with one embodiment of the invention includes at least one Solid State Blade con...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: STALZER, MARK, A
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Systems and methods of building massively parallel computing systems using low power computing complexes in accordance with embodiments of the invention are disclosed. A massively parallel computing system in accordance with one embodiment of the invention includes at least one Solid State Blade configured to communicate via a high performance network fabric. In addition, each Solid State Blade includes a processor configured to communicate with a plurality of low power computing complexes interconnected by a router, and each low power computing complex includes at least one general processing core, an accelerator, an I/O interface, and cache memory and is configured to communicate with non- volatile solid state memory. Selon des modes de réalisation, l'invention porte sur des systèmes et sur des procédés de construction de systèmes informatiques massivement parallèles utilisant des complexes informatiques de faible puissance. Un système informatique massivement parallèle selon un mode de réalisation de l'invention comprend au moins une lame à semi-conducteur configurée pour communiquer par l'intermédiaire d'une matrice de commutation de réseau de grande efficacité. De plus, chaque lame à semi-conducteur comprend un processeur configuré pour communiquer avec une pluralité de complexes informatiques de faible puissance interconnectés par un routeur, chaque complexe informatique de faible puissance comprenant au moins un coeur de traitement général, un accélérateur, une interface E/S et une mémoire cache et étant configuré pour communiquer avec une mémoire à semi-conducteur non volatile.