TECHNIQUES FOR ACCELERATING COMPUTATIONS USING FIELD PROGRAMMABLE GATE ARRAY PROCESSORS

Various embodiments are disclosed for accelerating computations using field programmable gate arrays (FPGA). Various tree traversal techniques, architectures, and hardware implementations are disclosed. Various disclosed embodiments comprise hybrid architectures comprising a central processing unit (CPU), a graphics processor unit (GPU), a field programmable gate array (FPGA), and variations.or combinations thereof, to implement raytracing techniques. Additional disclosed embodiments comprise depth-breadth search tree tracing techniques, blocking tree branch traversal techniques to avoid data explosion, compact data structure representations for ray and node representations, and multiplexed processing of multiple rays in a programming element (PE) to leverage pipeline bubble. Plusieurs modes de réalisation de l'invention permettent d'accélérer les calculs au moyen de réseaux prédiffusés programmables par l'utilisateur (FPGA). Différentes techniques de traversée d'arbre, architectures et implantations matérielles sont décrites. Plusieurs modes de réalisation comprennent des architectures hybrides comportant une unité centrale de traitement (CPU), un processeur graphique (GPU), un réseau prédiffusé programmable par l'utilisateur (FPGA), ainsi que des variantes ou des combinaisons de ces éléments, dans le but de mettre en oeuvre des techniques de lancer de rayons. D'autres modes de réalisation de l'invention comprennent des techniques de traçage d'arbre de recherche en profondeur et en largeur, des techniques de traversée de structure arborescente avec blocage permettant d'éviter l'explosion des données, des représentations de structures de données compactes pour les représentations de rayons et de noeuds, et un traitement multiplexé de plusieurs rayons dans un élément de programmation (PE) destiné à agir sur les bulles de pipeline.