CLOCK DATA RECOVERY CIRCUIT AND CLOCK DATA RECOVERY METHOD

Provided is a clock data recovery circuit, wherein a clock phase is made suitable, with a receiving-end waveform of a high-speed wire communication that utilizes the frequency-division multiplexing method. The clock data recovery circuit is provided with: a demodulation filter that receives a transmission signal transmitted by two carrier waves, I-phase and Q-phase intersecting orthogonally, and demodulates a demodulation wave in I-phase and a demodulation wave in Q-phase from this transmission signal; a first assessment circuit that assesses whether an absolute value of one of the two aforementioned demodulated waves is greater than the maximum value of an eye opening at an ideal clock phase of the transmission signal; a second assessment circuit that assesses whether the one of the demodulated waves is greater than zero; a third assessment circuit that assesses whether the other of the two demodulated waves is greater than zero; and a phase comparing unit that detects whether or not the phase of a clock signal included in the transmission signal is advanced compared to the phase of a data signal included in the transmission signal, on the basis of assessment results by the first to third assessment circuits. L'invention porte sur un circuit de récupération d'horloge et de données, dans lequel une phase d'horloge est rendue appropriée, ayant une forme d'onde d'extrémité réceptrice d'une communication filaire à haut débit qui utilise le procédé de multiplexage par répartition en fréquence. Le circuit de récupération d'horloge et de données comprend : un filtre de démodulation qui reçoit un signal de transmission transmis par deux ondes porteuses, une phase I et une phase Q se croisant perpendiculairement, et démodule une onde de démodulation de phase I et une onde de démodulation de phase Q à partir de ce signal de transmission ; un premier circuit d'évaluation qui évalue si une valeur absolue de l'une des deux ondes démodulées susmentionnées est supérieure à la valeur maximale d'une ouverture de l'oeil à une phase d'horloge idéale du signal de transmission ; un deuxième circuit d'évaluation qui évalue si cette onde démodulée est supérieure à zéro ; un troisième circuit d'évaluation qui évalue si l'autre des deux ondes démodulées est supérieure à zéro ; et une unité de comparaison de phase qui détecte si la phase d'un signal d'horloge inclus dans le signal de transmission est en avance ou non par rapport à la phase d'un signal de données inclus dans le sig