TRANSACTIONAL MEMORY SYSTEM WITH EFFICIENT CACHE SUPPORT

A computer implemented method for use by a transaction program for managing memory access to a shared memory location for transaction data of a first thread, the shared memory location being accessible by the first thread and a second thread. A string of instructions to complete a transaction of the first thread are executed, beginning with one instruction of the string of instructions. It is determined whether the one instruction is part of an active atomic instruction group (AIG) of instructions associated with the transaction of the first thread. A cache structure and a transaction table which together provide for entries in an active mode for the AIG are located if the one instruction is part of an active AIG. The next instruction is executed under a normal execution mode in response to determining that the one instruction is not part of an active AIG. L'invention porte sur un procédé mis en oeuvre par ordinateur pour une utilisation par un programme de transaction dans le but de gérer un accès mémoire à un emplacement de mémoire segmentée pour des données de transaction d'une première tâche, l'emplacement de mémoire segmentée étant accessible par la première tâche et par une seconde tâche. On exécute une chaîne d'instructions destinée à terminer une transaction de la première tâche, en commençant par une instruction de la chaîne d'instructions. On détermine si l'instruction fait ou non partie d'un groupe atomique actif (AIG) d'instructions associées à la transaction de la première tâche. On place une structure d'antémémoire et un tableau de transaction fournissant conjointement des entrées pour des entrées en mode actif pour l'AIG si l'instruction fait partie d'un AIG actif. On exécute l'instruction suivante dans un mode normal d'exécution en réponse à la détermination de ce que l'instruction ne fait pas partie d'un AIG actif.