PROCESSOR AND METHOD FOR DYNAMIC AND SELECTIVE ALTERATION OF ADDRESS TRANSLATION
Non-intrusive techniques have been developed to dynamically and selectively alter address translations performed by, or for, a processor (12). For example, in some embodiments, a memory management unit (16) is configured to map from effective addresses in respective effective (or virtual) address sp...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Non-intrusive techniques have been developed to dynamically and selectively alter address translations performed by, or for, a processor (12). For example, in some embodiments, a memory management unit (16) is configured to map from effective addresses in respective effective (or virtual) address spaces to physical addresses in the memory, wherein the mappings performed by the memory management unit are based on address translation entries of an address translation table (9). For a subset of less than all processes, entry selection logic (81) selects from amongst plural alternative mappings coded in respective ones of the address translation entries. For at least some effective addresses mapped for a particular process of the subset, selection of a particular address translation entry is based on an externally sourced value. In some embodiments, only a subset of effective addresses mapped for the particular process are subject to dynamic runtime alteration of the address translation entry selection.
L'invention porte sur des techniques non intrusives ayant été développées pour modifier de façon dynamique et sélective des traductions d'adresse réalisées par ou pour un processeur (12). Par exemple, dans certains modes de réalisation, une unité de gestion de mémoire (16) est configurée pour établir une correspondance entre des adresses effectives dans des espaces d'adresses effectives (ou virtuelles) respectifs à des adresses physiques dans la mémoire, les mises en correspondance réalisées par l'unité de gestion de mémoire étant basées sur des entrées de traduction d'adresse d'une table de traduction d'adresse (9). Pour un sous-ensemble de processus ne comprenant pas tous les processus, une logique de sélection d'entrée (81) effectue une sélection parmi plusieurs mises en correspondance possibles codées dans des entrées respectives des entrées de traduction d'adresse. Pour au moins certaines adresses effectives mises en correspondance pour un processus particulier du sous-ensemble, une sélection d'une entrée de traduction d'adresse particulière est basée sur une valeur ayant une source externe. Dans certains modes de réalisation, seul un sous-ensemble d'adresses effectives mises en correspondance pour le processus particulier sont soumises à une modification à l'exécution dynamique de la sélection d'entrée de traduction d'adresse. |
---|