SEMICONDUCTOR DEVICE, WIRELESS COMMUNICATION DEVICE AND METHOD FOR GENERATING A SYNTHESIZED FREQUENCY SIGNAL
A semiconductor device (300) comprises synthesized frequency generation logic (330) arranged to receive a reference signal (325), and to generate a synthesized frequency signal (370) from the reference signal (325). The synthesized frequency generation logic (330) comprises programmable divider logi...
Gespeichert in:
Hauptverfasser: | , |
---|---|
Format: | Patent |
Sprache: | eng ; fre |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A semiconductor device (300) comprises synthesized frequency generation logic (330) arranged to receive a reference signal (325), and to generate a synthesized frequency signal (370) from the reference signal (325). The synthesized frequency generation logic (330) comprises programmable divider logic (340) arranged to receive the reference signal (325) and to generate a divided signal (345) comprising a frequency with a period substantially equal to N times that of the reference signal (325), where N comprises a programmable integer value. The synthesizer frequency generation logic (330) is arranged to generate the synthesized frequency signal (370) comprising a frequency with a period substantially equal to 1/M that of the divided signal (345), where M comprises a further programmable integer value.
L'invention porte sur un dispositif à semi-conducteur (300) qui comprend une logique de génération de fréquence synthétisée (330) conçue pour recevoir un signal de référence (325) et pour générer un signal de fréquence synthétisée (370) à partir du signal de référence (325). La logique de génération de fréquence synthétisée (330) comprend une logique de division programmable (340) conçue pour recevoir le signal de référence (325) et pour générer un signal divisé (345) comprenant une fréquence présentant une période sensiblement égale à N fois celle du signal de référence (325), N comprenant une valeur entière programmable. La logique de génération de fréquence synthétisée (330) est conçue pour générer le signal de fréquence synthétisée (370) comprenant une fréquence présentant une période sensiblement égale à 1/M fois celle du signal divisé (345), M comprenant une autre valeur entière programmable. |
---|