SHADER INTERFACES

Allocation of memory registers for shaders by a processor is described herein. For each shader, registers are allocated based on the shader's level of complexity. Simpler shader instances are restricted to a smaller number of memory registers. More complex shader instances are allotted more reg...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: ONEPPO, MICHAEL, V, LACEY, MARK M, PEEPER, CRAIG, C, RAPP, JOHN L, BLISS, ANDREW L
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Allocation of memory registers for shaders by a processor is described herein. For each shader, registers are allocated based on the shader's level of complexity. Simpler shader instances are restricted to a smaller number of memory registers. More complex shader instances are allotted more registers. To do so, developers' high level shading level (HLSL) language includes template classes of shaders that can later be replaced by complex or simple versions of the shader. The HLSL is converted to bytecode that can be used to rasterize pixels on a computing device. L'invention porte sur l'allocation de registres de mémoire pour des nuanceurs par un processeur. Pour chaque nuanceur, des registres sont alloués sur la base du niveau de complexité du nuanceur. Des instances de nuanceur plus simples sont limitées à un plus petit nombre de registres de mémoire. Des instances de nuanceur plus complexes se voient allouer davantage de registres. Pour ceci, un langage de niveau de nuanceur haut niveau (HLSL) de développeurs comprend des classes de modèles de nuanceurs qui peuvent plus tard être remplacées par des versions complexes ou simples du nuanceur. Le HLSL est converti en un code à octets qui peut être utilisé pour rastériser des pixels sur un dispositif informatique.